現象

発生環境

24/32bit再生時の下記2レジスタの設定ミス/16bit時は問題なし
- I2S/PCM FIFO Control RegisterのTXIM
- I2S/PCM Format Register0のSR
レジスタ内容のメモ
- TXIMとは、FIFO(32bit幅)に書かれたデータをMSB(0)から取るかLSB(1)から取るか決定
- SRとは、SamplingRateを決定
- SRの設定値は3bitで(sampling_rate >> 2) - 1で算出可能(3.10カーネルでの算出方法)
- SWとは、SlotWidthの指定

24/32bit再生時にはTXIM=0(MSB)かつSR=24bit/SW=32bitを固定で指定していた
32bit再生時には
- FIFOには32bitデータを書く
- SRが24bitのためMSBから24bitがデータとして採用される
- 下位8bitが捨てられ、上位24bitを再生する
- ★結果としては32bitデータを食わせても、24bitに丸められている
24bit再生時には
- FIFOには24bitデータを書く
  - ★予想だがDMAを使う関係でMSB側8bitは0埋め or nocareで、下位24bitにデータを書く
- SRが24bitのためMSBから24bitがデータとして採用される
- ★下位8bitが捨てられ上位24bitを再生する
  - 実際にデータが書かれているのは下位24bitなので8bit padding + 16bitのデータとなる。
  - I2Sのデータは2の補数のため、最上位bitが0固定となると負数が表現できなくなり、ホワイトノイズに若干の音楽が紛れたような音として聞こえる。
  - 負数が表現できないため、DC直結だとDCが出ちゃってたかも。こわい。
16bit再生時には
- FIFOには16bitデータを書く
- SR/SW共に16bitなので問題なく再生できる

下記二点の修正
- I2S/PCM FIFO Control RegisterのTXIMはLSB(1)に設定
- I2S/PCM Format Register0のSRは指定されたSamplingRate(24/32bit)を設定